其他回答

• 电脑的内存条，DDR是第三代内存，机式一般分两种，笔记本内存，台式机内存速度分两种，1033MM和1333MDDR3笔记本有两种，1.5V1.3V1.5V还分16芯。
  连传强2019-11-03 14:18:27
• DDR3的意思就是第三代DDR-SDRAM内存条，内存条可以通过拆机查看内存样式，和通过工具检测两种方法来区分是第几代的。一、拆机查看内存样式判别的方法也很简单，主要如下图所示：检查内存的过程要注意别把内存拆坏了。二、通过工具检测能够检测到笔记本配置的工具很多，这里我们要用的是鲁大师。安装完成之后，选择下图所示的目录：在这个硬件检测的目录下，就可以找到内存是第几代了。如下图。
  黄相成2019-11-03 13:00:09
• 指的是内存条型号。是双倍速率同步动态随机存储器DDR内存的频率可以用工作频率和等效频率两种方式表示，工作频率是内存颗粒实际的工作频率，但是由于DDR内存可以在脉冲的上升和下降沿都传输数据，因此传输数据的等效频率是工作频率的两倍。DDR1把老的存储技术DDR称为DDR1，使之与DDR2加以区分。尽管一般是使用"DDR"，但DDR1与DDR的含义相同。DDR1规格DDR-200:DDR-SDRAM记忆芯片在100MHz下运行DDR-266:DDR-SDRAM记忆芯片在133MHz下运行DDR-333:DDR-SDRAM记忆芯片在166MHz下运行DDR-400:DDR-SDRAM记忆芯片在200MHz下运行JEDEC制定的DDR最高规格DDR-500:DDR-SDRAM记忆芯片在250MHz下运行非JEDEC制定的DDR规格DDR-600:DDR-SDRAM记忆芯片在300MHz下运行非JEDEC制定的DDR规格DDR-700:DDR-SDRAM记忆芯片在350MHz下运行非JEDEC制定的DDR规格DDR2DDR2是DDRSDRAM内存的第二代产品。它在DDR内存技术的基础上加以改进，从而其传输速度更快可达667MHZ，耗电量更低，散热性能更优良.DDR2DoubleDataRate2SDRAM是由JEDEC电子设备工程联合委员会DDR2内存的频率进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力即:4bit数据预读取。换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。DDR3与DDR2几个主要的不同之处:1.突发长度BurstLength，BL由于DDR3的预取为8bit，所以突发传输周期BurstLength，BL也固定为8DDR3，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bitBurstChop突发突变模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制如4bit顺序突发。2.寻址时序Timing就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2~5之间，而DDR3则在5~11之间，且附加延迟AL的设计也有所变化。DDR2时AL的范围是0~4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数--写入延迟CWD，这一参数将根据具体的工作频率而定。另外内存同步时外频频率跟内存型号的关系图:表4.内存同步时外频频率跟内存型号的关系3.DDR3新增功能重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL延迟锁相环路与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。4.DDR3新增ZQ校准功能ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎On-DieCalibrationEngine，ODCE来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期对导通电阻和ODT电阻进行重新校准。参考电压分成两个在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。点对点连接Point-to-Point，P2P这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。DDR3双列直插内存模块在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点P2P的关系单物理Bank的模组，或者是点对双点Point-to-two-Point，P22P的关系双物理Bank的模组，从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM台式PC、SO-DIMM/Micro-DIMM笔记本电脑、FB-DIMM2服务器之分，其中第二代FB-DIMM将采用规格更高的AMB2高级内存缓冲器。面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。Intel预计在第二季所推出的新芯片-熊湖BearLake，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。DDR4美国JEDEC在不久之后启动DDR4内存峰会，而这也标志着DDR4标准制定工作的展开。一般认为这样的会议召开之后新产品将会在3年左右的时间内上市，而这也意味着我们将可能在2019年的时候使用上DDR4内存，最快也有可能会提前到2019年。JEDEC表示在7月份于美国召开的存储器大会MEMCON07SanJose上时就考虑过DDR4内存要尽可能得继承DDR3内存的规格。使用Single-endedSignaling传统SE信号信号方式则表示64-bit存储模块技术将会得到继承。不过据说在召开此次的DDR4峰会时，DDR4内存不仅仅只有Single-endedSignaling方式，大会同时也推出了基于微分信号存储器标准的DDR4内存。DDR4规格因此DDR4内存将会拥有两种规格。其中使用Single-endedSignaling信号的DDR4内存其传输速率已经被确认为1.6~3.2Gbps，而基于差分信号技术的DDR4内存其传输速率则将可以达到6.4Gbps。由于通过一个DRAM实现两种接口基本上是不可能的，因此DDR4内存将会同时存在基于传统SE信号和微分信号的两种规格产品。根据多位半导体业界相关人员的介绍，DDR4内存将会是Single-endedSignaling传统SE信号方式DifferentialSignaling差分信号技术方式并存。其中AMD公司的PhilHester先生也对此表示了确认。预计这两个标准将会推出不同的芯片产品，因此在DDR4内存时代我们将会看到两个互不兼容的内存产品。DDR5新一代的显存会有较低的能量消耗量，且数据传输为每秒6Gbps直至目前为止，我们只看到极少数的绘图卡使用gddr4显存，但三星已发布下一代的gddr5记忆体，并声称它的样本已经发向了主要的图形处理器公司。当然，三星并不是第一家提供gddr5的样品的公司。海力士Hynix和奇梦达双方也宣布了类似的零件，但三星的记忆已经进了一步提供了数据传输速率6gb/sec，超过标准5gb/sec。因此，三星大胆声称它的产品为"世界上速度最快的记忆体"并且说，它的产品"能够传输移动影像及相关数据，在24千兆字节每秒。除了增加带宽，gddr5记忆体也比较低功耗，三星公司声称其记忆体运作，只是1.5v。三星是采样512MB的gddr5芯片16MB×32，mueez迪恩，三星绘图记忆体的市场营销主管，他说:"该记忆体将使种图形硬体的表现将推动软件开发商提供了一个新台阶眼膨化游戏。不过，我们可能要等待一段时间，gddr5成为普遍"。三星公司估计，该记忆体将成为在顶级产品细分市场中的的标准。DDR存储器电气特性验证几乎每一个电子设备，从智能手机到服务器，都使用了某种形式的RAM存储器。尽管闪存NAND继续流行由于各式各样的消费电子产品的流行，由于SDRAM为相对较低的每比特成本提供了速度和存储很好的结合，SDRAM仍然是大多数计算机以及基于计算机产品的主流存储器技术。DDR是双数据速率的SDRAM内存，已经成为今天存储器技术的选择。DDR技术不断发展，不断提高速度和容量，同时降低成本，减小功率和存储设备的物理尺寸。随着时钟速率和数据传输速率不断增加和性能的提高，设计工程师必须保证系统的性能指标，或确保系统内部存储器和存储器控制设备的互操作性，存储器子系统的模拟信号完整性已成为设计工程师越来越多重点考虑的问题。许多性能问题，甚至在协议层发现的问题，也可以追溯到信号完整性问题上。因此，存储器的模拟信号完整性验证已经成为很多电子设计验证关键的一步。JEDEC电子工程设计发展联合协会已经明确规定存储设备详细测试要求，需要对抖动、定时和电气信号质量进行验证。测试参数:如时钟抖动、建立和保持时间、信号的过冲、信号的下冲、过渡电压等列入了JEDEC为存储器技术制定的测试规范。但执行规范里的这些测试是一个很大的挑战，因为进行这些测试很可能是一个复杂而又耗时的任务。拥有正确的工具和技术，可以减少测试时间，并确保最准确的测试结果。在本应用文章中，我们将讨论针对存储器测试的解决方案，这个方案能够帮助工程师战胜挑战和简化验证过程。信号的获取和探测存储器验证的第一个难点问题是如何探测并采集必要的信号。JEDEC标准规定的测试应在存储器元件的BGA球栅阵列结构的PCB上。而FBGA封装组件包括一个焊球连接阵列这是出于实际目的，无法进入连接，如何进行存储器的探测呢?一种解决方案是在PCB布线过程中设计测试点，或探测存储器元件板的背面的过孔。虽然这些测试点没有严格在"存储器元件附近"，PCB走线长度一般都比较短，对信号衰减的影响很小。当使用这种方法探测时，信号完整性通常是相当不错的，可以进行电气特性的验证。对于这种类型应用，可以使用手持探头，但是在多个探头前端和测试点同时保持良好的电接触非常困难。图2考虑到有些JEDEC的测量要求三个或更多的测试点，加上其他信号如芯片选择信号、RAS和CAS可能需要确定存储器状态，许多工程师常常选择使用焊接式探头进行连接。泰克公司开发了一种专为这种类型的应用设计的探测解决方案。P7500系列探头有4~20GHz的带宽，是存储器验证应用的选择。图2说明了几个可用的P7500系列探头前端之一，这种探头非常适合存储器验证的应用。这些微波同轴"前端在需要多个探测前端进行焊接情况时提供了有效的解决方案，同时提供优秀的信号保真度和4GHz带宽，足已满足存储器DDR3@1600MT/s的测试需求。图3P7500系列探头针对存储器测试应用的另一个优点是泰克专有的TriMode三态功能。这种独特的功能允许探头不但可以测试+和-差分信号，又可以测试单端信号。使用探头前端的三个焊接连接，用户就可以使用探头上控制按钮或在示波器菜单来对差分和单端探测模式之间进行切换。使用焊接探头的+连接到单端数据或地址线，使用焊接探头的-连接到另一相邻线。然后用户可以使用一个探头，通过两个单端测量模式之间切换，很容易地测量其中任何两个信号。然而，很多情况下通过背面过孔探测信号可能不是一种好的选择。使用嵌入式存储器设计，存储器元件背面可能没有可用的板上空间。甚至很多标准的DIMM，在板的两面都有存储器元件，以增加存储密度。这种情况下，测试工程师怎样才能探测到测试点呢?图4幸运的是，即使这样情况，也有探测解决方案。泰克公司与Nexus科技公司合作开发了所有标准DDR3和DDR2存储器设备转接板内插板组件。这些转接板内插板使用插槽代替存储器元件连接到被测设备。在转接板有探测的测试点，然后对齐到插槽上的位置。存储器元件再插到转接板上。图4是这种"连接"的示意图。
  龚峰彪2019-11-03 12:00:39
• 首先从频率上就可以看出，举个例子DDR31333比DDR2800频率要高很多，传输速率加快这就是最大的区别，DDR31333的频率是1333MHZ，而DDR2800才800MHZ个人PC机支持的最大内存不是4G吗，怎么现在我看到的电脑有6G内存呢，是不是因为是DDR3内存的关系？32位的操作系统是不支持4G的，不是个人的PC机支持最大内存是4G，你换成64位的操作系统，如64位的XP或VISTA，照样可以上6G或更大的内存DDR3内存，有太多太多值得我们探讨的东西，首先，它给我们带来了频率和带宽的大幅度提升。目前DDR3内存规格最高为DDR3-1600，运行频率达到了1600MHz，已经是DDR2内存最高频率的两倍了，它可以提供高达12.8GB/S的带宽，如果组成双通道，则可以提供25.6GB/S的带宽！这里说的带宽，是指内存带宽。我们可以把CPU和北桥看作是两个具有密切交易关系的城市，把内存看作是连接它们之间交易货物的仓库和公路。内存容量好比仓库，当然是越大，存放的货物就越多，带宽则可以看作是这两座城市之间的公路，公路越宽，交易的时候往来的车辆就可以更多，如果说DDR内存所提供的带宽是普通的公路，那么DDR2内存的带宽是高速公路的话，DDR3内存可以看作是高速公路里的快车道。DDR31G的内存现在大概270DDR3与DDR2几个主要的不同之处：突发长度功能重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。
  龙子鹏2019-11-03 11:59:33